ARQUITECTURA, CONSTRUCCION Y COMPOSICION DEL PIC 16F84

 

ARQUITECTURA

Las altas prestaciones de los microcontroladores PIC derivan de las características de su arquitectura. Están basados en una arquitectura tipo Harvard que posee buses y espacios de memoria por separado para el programa y los datos, lo que hace que sean más rápidos que los microcontroladores basados en la arquitectura tradicional de Von Neuman.

Otra característica es su juego de instrucciones reducido (35 instrucciones) RISC, donde la mayoría se ejecutan en un solo ciclo de reloj excepto las instrucciones de salto que necesitan dos.

Posee una ALU (Unidad Aritmético Lógica) de 8 bits capaz de realizar operaciones de desplazamientos, lógicas, sumas y restas. Posee un Registro de Trabajo (W) no direccionable que usa en operaciones con la ALU.

Dependiendo de la instrucción ejecutada, la ALU puede afectar a los bits de Acarreo, Acarreo Digital (DC) y Cero (Z) del Registro de Estado (STATUS).

 La pila es de 8 niveles. No existe ninguna bandera que indique que esté llena, por lo que será el programador el que deberá controlar que no se produzca su desbordamiento.

    

Este microcontrolador posee características especiales para reducir componentes externos con lo que se reducen los costos y se disminuyen los consumos. Posee 4 diferentes modos de oscilador, desde el simple circuito oscilador RC con lo que se disminuyen los costos hasta la utilización de un oscilador a cristal.

   

 En el modo SLEEP el consumo se reduce significativamente y puede ‘despertarse’ al microcontrolador utilizando tanto interrupciones internas como externas y señal de reset. Además posee la función Watchdog Timer (Perro Guardián) que protege al micro de ‘cuelgues’ debido a fallos software que produzcan bucles infinitos.

El PIC 16F84 al igual que los demás miembros de su familia, se caracterizan por qué:

Su procesador es segmentado, "pipe-line".

Su procesador es tipo RISC

                   

Tiene una arquitectura HARVARD

El formato de las instrucciones es ortogonal

Todas las instrucciones tienen la misma longitud (14 bits)

La arquitectura está basada en banco de registros

Arquitectura Harvard:

Tradicionalmente los microprocesadores se basan en la estructura de Von Neumann, como la de la figura siguiente, que se caracteriza por disponer de una única memoria principal en la que se almacenan los datos y las instrucciones. A esta memoria se accede a través de un sistema de buses único:

• Bus de datos
• Bus de direcciones
• Bus de control

CONSTRUCCION Y COMPOSICION

Descripción de patillas

Nombre	Nº	Tipo	Descripción
OSC1/CLKIN	16	I	Entrada del oscilador a cristal/Entrada de la fuente de reloj externa
OSC2/CLKOUT	15	O	Salida del oscilador a cristal. En el modo RC, es una salida con una frecuencia de ¼ OSC1
MCLR	4	I/P	Reset/Entrada del voltaje de programación.
RA0	17	I/O	Puerto A bidireccional, bit 0
RA1	18	I/O	Puerto A bidireccional, bit 1
RA2	1	I/O	Puerto A bidireccional, bit 2
RA3	2	I/O	Puerto A bidireccional, bit 3
RA4/T0CKI	3	I/O	También se utiliza para la entra de reloj para el TMR0
RB0/INT	6	I/O	Puerto B bidireccional, bit 0 Puede seleccionarse para entrada de interrupción externa
RB1	7	I/O	Puerto B bidireccional, bit 1
RB2	8	I/O	Puerto B bidireccional, bit 2
RB3	9	I/O	Puerto B bidireccional, bit 3
RB4	10	I/O	Puerto B bidireccional, bit 4 Interrupción por cambio de estado
RB5	11	I/O	Puerto B bidireccional, bit 5 Interrupción por cambio de estado
RB6	12	I/O	Puerto B bidireccional, bit 6 Interrupción por cambio de estado
RB7	13	I/O	Puerto B bidireccional, bit 7 Interrupción por cambio de estado
Vss	5	P	Tierra de referencia
Vdd	14	P	Alimentación